半導体の記事を読んでいると、当たり前のように出てくる言葉があります。
「ウェハーテスト」「プロービング」「KGD」。
なんとなく「検査のことだろうな」とは分かる。
でも、こう聞かれると答えに詰まりませんか？
「じゃあ、前工程の欠陥検査と何が違うの？」
「なぜ、わざわざチップに切る前に検査するの？」
「アドバンテストと東京精密って、どっちが何を作ってるの？」
ここが曖昧なままだと、HBMやAI半導体のニュースを読んでも「テスト工程が逼迫している」という一文が、ただの文字列として流れていってしまいます。
この記事では、半導体製造の”最後の関門”であるウェハーテストを、装置の役割分担という一点に絞って、中学生でも読めるレベルまで噛み砕いて整理します。
- ウェハーテストが「正しく動くか」を見る工程だということ
- プローバ・プローブカード・テスタの3つの役割分担
- なぜダイシング（切断）の前に検査するのか、その経済的な理由
- ウェハーマップが歩留まり改善の武器になる仕組み
- アドバンテスト・東京精密・日本マイクロニクスなど関連企業の勢力図
ウェハーテストとは？3行でわかる結論
- ウェハーテストとは、ウェハーを切る前に、1個1個のチップへ電気を流して「動くかどうか」を確かめる工程です。
- 使う道具は3つ。プローバ（位置を合わせる）・プローブカード（つなぐ）・テスタ（調べる）。この3役の分業がすべての土台です。
- 切る前にやる理由は「不良品に、これ以上お金をかけないため」。この一点に尽きます。
「作れたか」ではなく「動くか」を見る工程
まず、最も多い誤解を先につぶしておきます。
半導体の”検査”には、性格の違う2種類があります。
線幅・膜厚・位置ずれ・異物などを目（電子顕微鏡や光）で見る。形の検査。
実際に電気を流して反応を測る。機能の検査。合否（PASS／FAIL）が出る。
前工程の検査は、新築の家を外から眺めて「図面どおりに建ったか」を確認する作業。
ウェハーテストは、家に入って実際にスイッチを押し、電気がつくかを確かめる作業です。
見た目が完璧でも、スイッチが効かない家は売れませんよね。
この工程は何を受け取り、何を渡すのか
※ この工程でモノの形は変わりません。増えるのは「情報」だけです。ここがウェハーテストの独特なところです。
なぜダイシング（切断）の前なのか
「完成してから全部まとめて検査すればいいのでは？」と思うかもしれません。
しかしそれをやると、動かないと分かりきったチップに、後工程のコストを丸ごと払うことになります。
不良10個分の材料・装置時間・人件費がすべて無駄になる
後工程のコストが実質1割カットされる
半導体では「ダメなものは、できるだけ早く落とす」が鉄則です。
工程が進むほど1個あたりの投資額は増えるので、後で落とすほど損失が大きくなる。この考え方が、次回テーマのKGDへまっすぐつながっていきます。
主役は3つ｜プローバ・プローブカード・テスタ
ウェハーテストは、1台の装置で完結しません。役割の違う3つが協力して初めて成立します。
ここさえ押さえれば、業界ニュースの解像度が一段上がります。
① プローバ
ウェハーを載せて、X・Y・Z方向にミクロン単位で動かす装置。チップの電極と針をぴたりと合わせ、1個終わったら次のチップへ移動します。ウェハーテストの「土台」。
② プローブカード
極細の針が並んだ基板。チップの電極に針を当て、テスタと電気的につなぎます。チップの品種ごとに専用品が必要な消耗品的性格を持ちます。
③ テスタ（ATE）
電気信号を送り、返ってきた反応を測って合否を出す頭脳。「この入力なら、この出力のはず」を照合します。1台で数億円クラスの高額装置。
ATE（Automated Test Equipment／自動試験装置）＝テスタの正式名称。半導体に決められたパターンの電気信号を自動で送り、応答を測定して良否を判定する装置の総称です。ニュースでは「テスタ」「テスター」「ATE」がほぼ同義で使われます。
プローバ＝受診者を検査室の正しい位置に案内する係
プローブカード＝体に貼りつける心電図の電極パッド
テスタ＝波形を読んで「異常なし／要精密検査」を判定する医師
どれか1つでも欠けたら診断できません。3つで1セットです。
この細さの針を、数千〜数万本まとめて、ズレなく電極へ当てます。
出典：テラプローブ「ウエハテストは何をしているの？」（同社IRサイト）
ウェハーテストの流れを8ステップで追う
前工程を終えたウェハーが、カセットから1枚ずつ取り出されます。
「チャック」という台に吸着固定。ここで検査温度も作ります。東京精密のチラーは −55℃〜+200℃ に対応（同社製品情報）。
カメラで電極位置を認識し、針の真下に来るようウェハーを動かします。ここがプローバの本領。
ウェハーを持ち上げて針を当てます。強すぎれば電極が壊れ、弱すぎれば導通しないという繊細な世界。
電圧・電流・動作速度・機能などをテストプログラムに沿って測定します。
本テストの前に予備テストを行い、不良を冗長回路（予備の回路）に置き換えられるかを判定。可能ならレーザーで配線を切り替えます。
結果をチップの座標と紐づけて保存。これが次章のウェハーマップになります。
ウェハー1枚を測り終えるまで、STEP3〜7を延々と反復します。
DRAMなどのメモリにあらかじめ仕込んである予備の行・列のこと。テストで見つかった不良部分を予備側に切り替えることで、不良チップを「良品として救済」できます。半導体の歩留まりが想像より高い理由の一つがこれです。
実際の量産では1個ずつではなく、多数のチップを同時に測る「多数個同時測定」が基本です。DRAMのウェハテストでは64〜128個並列が一般的とされます（Semiconductor Engineering, 2026）。並列数を増やせるかどうかが、そのままテストコストに直結します。
ウェハーマップ｜テストの本当の価値はここにある
ウェハーテストの成果物は「良品チップ」ではありません。
「どの座標のチップが良品か」という地図（ウェハーマップ）です。
そしてこの地図は、選別だけでなく製造工程そのものを改善する情報源になります。ここが、ものづくりに関わる方には一番おもしろい部分です。
不良の「散らばり方」が原因を語る
成膜やエッチングの面内均一性、あるいは塗布の端部効果を疑うサイン。
装置内のガス流れや温度分布など、チャンバー中心特有の条件を疑う。
パーティクル（異物）由来の可能性。クリーンルームや装置内発塵を疑う。
ウェハーマップは、要するに「不良の層別データ」です。
歩留まりが 90% → 70% に落ちたとき、数字だけを見ても原因は分かりません。しかし不良の位置に偏りがあるか（＝ランダムか、系統的か）を見れば、原因を工程まで絞り込めます。
偶然のばらつきか、意味のある偏りか。ウェハーテストは、その判断のためのデータを毎日大量に生み出している工程なのです。
ウェハーマップは企業の最重要機密です。歩留まりの実数値が外部に公表されることはほとんどなく、報道で見かける「歩留まり◯%」の多くは業界推定値です。数字を見るときは、公式発表か推測値かを必ず確認する習慣をおすすめします。
混同しやすい3つの用語を整理する
ウェハーテストの理解が止まる原因の多くは、似た言葉の取り違えです。ここで一気に片づけましょう。
| 用語 | 何を見る？ | いつやる？ |
|---|---|---|
| 検査・計測 CD-SEM・欠陥検査 |
形（線幅・膜厚・異物） 正しく作れているか |
前工程の各所 |
| ウェハーテスト プロービング／ウェハソート |
機能（動作・速度・電気特性） 正しく動くか |
前工程終了後・切断前 |
| WAT Wafer Acceptance Test |
専用パターン（TEG）の特性 プロセスが正常だったか |
前工程終了後 |
| ファイナルテスト 最終テスト |
製品としての機能 出荷していいか |
パッケージ完成後 |
別物です。WATはチップではなくTEG（評価用パターン）を測り、プロセスの健全性を確認するもの。ウェハーテストは製品チップ1個1個の良否判定です。
違います。この後の研削・切断・接合で新たな不良が生まれるため、パッケージ後にファイナルテストをもう一度行います。テストは1回では終わりません。
むしろ逆方向へ動いています。HBMのような積層メモリではテストを早く・多く行うほど最終的な損失が減るため、テスト工程は年々”増える”方向にあります。これがシリーズ第2回のテーマです。
ウェハー状態での電気検査は、会社によって Wafer Test / Wafer Sort / Wafer Probe / Probe Test / プロービング など呼び方がバラバラです。指しているものはほぼ同じなので、記事や決算資料で表記が違っても慌てなくて大丈夫です。
誰がこの工程を支えているのか｜関連企業マップ
ウェハーテストは、日本企業の存在感が突出して大きい領域です。3つの役割ごとに、プレイヤーを整理します。
装置メーカー
- アドバンテスト（6857）
- Teradyne（TER）
- 東京精密（7729）
- 東京エレクトロン（8035）
部材（プローブカード）
- FormFactor（FORM）
総合世界1位 - Technoprobe（TPRO.MI）
同2位 - 日本マイクロニクス（6871）
同3位／メモリ用は1位 - 日本電子材料（6855）
MEMS垂直型に強み
使う側（ユーザー）
- TSMC（2330.TW）
- SK hynix（000660.KS）
- Samsung Electronics（005930.KS）
- Micron（MU）
- テラプローブ（6627）
テスト工程の受託専業
数字で見る、寡占の実態
SoCテスタ シェア
（同社説明・報道による）
2025年度 売上高
（同社決算短信）
半導体売上に占めるプローバ
（同社決算説明会資料）
プローブカード世界シェア
（同社推計）
2025年12月16日、アドバンテストと東京精密が「ダイ・レベル・プローバ」の共同開発を発表しました。
両社リリースによれば、狙いは2.5D／3D先端パッケージのテスト。AI/HPC向けデバイスは発熱が大きく、テスト中の温度コントロールが極めて難しいことが背景にあります。
テスタ最大手とプローバ大手が組むという事実そのものが、「テスト工程がAI半導体のボトルネックになりつつある」ことの何よりの証拠です。
出典：東京精密／アドバンテスト 共同プレスリリース（2025年12月16日）
この工程は、あなたにとってどんな意味があるか
ウェハーテスト関連の投資判断で見るべきは、「チップの数」ではなく「テスト時間 × 並列数 × 装置稼働率」です。
テラプローブがIRで明言しているとおり、テスト受託の収益はDRAM市況そのものではなくウェハー支給枚数とテスト時間の増加で決まります。同じ論理は装置メーカーにも効きます。AI半導体はチップ1個あたりのテスト項目が増え続けているため、出荷個数が横ばいでもテスト需要は伸びうるという構造にあります。
逆にリスクは、テストが「コストセンター」と見なされ、顧客が並列数向上やDFTでテスト時間そのものを削りにくる圧力です。
テスト工程は、複数の専攻がそのまま活きる珍しい領域です。
プローバの位置決めは機械・制御、針の材料と摩耗は材料・金属、高速信号の伝送は電気・電子、テストプログラムとデータ解析は情報・統計。
特に、大量のウェハーマップから不良の傾向を抽出する仕事は、統計やデータ解析を学んだ人が最も貢献しやすいポジションです。「半導体＝物理と化学」というイメージだけで進路を狭めないでください。
半導体以外の製造業の方にも、この工程の考え方はそのまま応用できます。
「価値が積み上がる前に不良を落とす」「検査結果を選別だけでなく工程改善にフィードバックする」。この2つは、業界を問わず品質管理の王道です。
ウェハーテストは、それを1枚のウェハーに数百〜数千個という規模でやりきっている、いわばQCの極北のような工程だと言えます。
まとめ｜ウェハーテストは「情報を作る工程」
- ウェハーテストは、切る前に「動くか」を電気で確かめる工程
- 主役は3つ。プローバ＝位置合わせ／プローブカード＝つなぐ／テスタ＝調べる
- 切る前にやるのは、不良品に後工程のコストを払わないため
- 成果物はウェハーマップという地図で、歩留まり改善の一次データになる
- 関連企業はアドバンテスト（6857）・東京精密（7729）・日本マイクロニクス（6871）など日本勢が中核
ウェハーテストが終わると、ウェハーはバックグラインド（薄く削る）を経て、ダイシング（切り分ける）へ進みます。
ただしAI半導体の時代になって、この流れに大きな変化が起きました。「切ったあとに何枚も積む」HBMの登場です。積んでから不良が見つかったら、下のチップまで全部無駄になる——。そこから生まれた概念が、次回のテーマKGDです。
よくある質問（FAQ）
次に読むべき記事
【出典・参考】
・テラプローブ「ウエハテストは何をしているの？」（同社IRサイト）
・東京精密／アドバンテスト 共同プレスリリース「ダイ・レベル・プローバを共同開発」（2025年12月16日）
・株式会社アドバンテスト 2025年度 決算短信〔IFRS〕
・株式会社東京精密 2026年度 第1四半期 決算説明会資料（2026年8月4日）
・Shared Research「Micronics Japan Co., Ltd. Overview」（同社推計に基づく2024年シェア）
・ACCRETECH「チラー ARTS-HS-Ⅲ」製品情報
・Semiconductor Engineering「HBM Shifts Testing Left To Preserve AI Chip Yield」（2026年）
※本記事は半導体プロセスの技術解説を目的としたものであり、特定銘柄の売買を推奨するものではありません。投資判断はご自身の責任でお願いいたします。市場シェア等の数値は出典発表時点のものです。
コメント