【完全図解】HBMの製造工程｜TSV→積層→検査までを15ステップで理解する

「HBMがすごい」「HBM3Eが大事」──ニュースで何度も聞くけど、こんな疑問を感じていませんか？

😣 こんな悩みはありませんか？

「HBMはDRAMを縦に積み重ねたもの」と聞いても、どうやって積むのかがイメージできない
TSV（貫通電極）って何？どうやって穴を開けて配線を通すの？
SK HynixのMR-MUFとSamsungのTC-NCF、どっちがどう違うの？
HBMの製造工程を「最初から最後まで通しで」解説した記事が業界に少ない
なぜHBMは世界で3社しか作れないのか、製造工程から理解したい

✅ この記事でわかること

HBM製造の全15ステップを「最初の素材から最終検査まで」順に追える
TSV（貫通シリコンビア）の形成プロセスを断面図で理解
ウェーハ薄化（50μm以下）の超精密研磨技術
SK Hynix独自のMR-MUFとSamsungのTC-NCFの違い
「なぜ世界3社しか作れないのか」を工程の難しさから理解
HBM4以降に登場するハイブリッドボンディングの位置づけ

🎯 先に結論

HBM（High Bandwidth Memory）の製造は、3つの大きなフェーズ × 15ステップで構成されます。フェーズ1：単体DRAM製造（ステップ1〜6）でTSVを内蔵したDRAMダイを作り、フェーズ2：積層・統合（ステップ7〜12）でダイを8〜12枚縦に積み重ねて1つのHBMスタックに統合、フェーズ3：検査・出荷（ステップ13〜15）で品質を保証してから出荷します。最大の難所はTSV形成（ステップ4）──直径5μmの穴を200μm深く垂直に開け、銅で完璧に埋める精密技術。次に難しいのがダイ薄化（ステップ7）で、ダイを50μm以下（紙より薄い）まで研磨します。さらに積層プロセスでは、SK Hynixが独自開発した「MR-MUF」方式と、Samsungの「TC-NCF」方式に分かれ、これが両社の歩留まり差（SK Hynix 80〜90% vs Samsung 65%）を生む決定的な工程です。HBMは「世界3社（SK Hynix・Samsung・Micron）しか量産できない」と言われますが、その理由は15ステップ全てを通しで習得した企業がそれだけしかないからです。

この記事を読み終えたとき、あなたは「HBMがなぜAI時代の急所と言われるのか」「なぜSK Hynixが時価総額を急拡大できているのか」を製造現場の視点から理解できているはずです。

🗺️ あなたが今いる場所：AI半導体＞ HBM製造＞製造工程15ステップ

▼ 技術スタック（下から上へ積み上がる）

DRAM

HBM製造 ←ココ

先端パッケージ

GPU

GPUサーバー

AIデータセンター

▼ サプライチェーン（上流→下流）

素材

装置

メモリ製造 ←ココ

パッケージング

GPU設計

システム統合

まず大前提 ── HBMが「普通のメモリ」と違う3つの工程
1. 🏢 「平屋」を量産するDDR、「超高層マンション」を組み立てるHBM
2. 🔑 HBM固有の3大工程
全体マップ ── HBM製造15ステップを3フェーズで把握する
フェーズ1：単体DRAMダイ製造（ステップ1〜6）
1. 📌 まずは「積層する前のDRAMダイ」を作る
フェーズ2：積層・統合（ステップ7〜12）★HBMの真骨頂
1. 🏗️ 「DRAMダイを縦に積み上げる」最難関フェーズ
フェーズ3：検査・出荷（ステップ13〜15）
1. 🔍 「1個でも不良ピンが残ると数億円のGPUが壊れる」厳格な品質保証
深掘り：MR-MUF と TC-NCF ── 積層方式の決定的な違い
1. 🔬 SK HynixとSamsungの「歩留まり差」の正体
  1. MR-MUF方式（SK Hynix）
  2. TC-NCF方式（Samsung・Micron）
2. 📈 歩留まり差が業績に直結する
HBM4以降の進化 ── ハイブリッドボンディングへの移行
1. 🔮 「マイクロバンプが消える」次世代の積層技術
HBM製造を支える企業群 ── 工程ごとの主役プレイヤー
1. 🏭 「HBMを作る3社」だけではない、隠れた急所企業
あなたにとっての意味──投資家・学生・技術者の視点
よくある誤解を整理する
まとめ：HBM製造15ステップの全体像
❓ よくある質問（FAQ）
1. 📚 次に読むべき記事

まず大前提 ── HBMが「普通のメモリ」と違う3つの工程

🏢 「平屋」を量産するDDR、「超高層マンション」を組み立てるHBM

HBMの製造工程に入る前に、「普通のDRAM（DDR5など）」との違いを押さえておきましょう。これがわかると、なぜHBMの製造が「異常に難しい」のかが腑に落ちます。

☕ たとえるなら…

普通のDRAMは「平屋を量産する分譲住宅」。同じ家を効率よく作るだけ。HBMは「超高層マンションを建てる工事」。基礎工事に加えて、エレベーターシャフトの掘削（TSV）、階層を1つずつ正確に積み上げる工程（積層）、各階の配管接続（マイクロバンプ）、防水処理（モールド）と、平屋にはない工程が大量に追加されます。

🏠 DDR5（普通のDRAM）

・前工程（DRAMダイ製造）
・パッケージング（基板に貼る）
・検査
→ 約3工程・歩留まり90%以上

🏢 HBM

・前工程＋TSV形成（追加）
・ダイ薄化（50μm以下まで研磨）
・8〜12層の精密積層
・マイクロバンプ接続
・モールド封止（MR-MUF/TC-NCF）
・2重テスト（KGD+完成品）
→ 約15工程・歩留まり65〜90%

🔑 HBM固有の3大工程

🕳️

① TSV形成

直径5μmの穴を200μm深く垂直に開け、銅で埋める。チップを縦に貫通させる「エレベーター」を作る工程。

📏

② ウェーハ薄化

通常775μmのウェーハを50μm以下まで研磨。紙より薄くする超精密技術。割れずに加工する難しさ。

📦

③ 多層積層

薄化したダイを8〜12枚、サブミクロン精度で重ねる。1枚でもズレれば全体が不良。最も歩留まりを左右する工程。

✏️ ひとことメモ　この3大工程を「商業ベースで歩留まり良く」できるのが、世界でSK Hynix・Samsung・Micronの3社のみ。製造の難しさが、そのまま参入障壁になっています。

🗺️ HBMの基礎をまだ理解していない方へ
📖 【完全図解】HBMとは？GPUの隣にある「AI最重要メモリ」を初心者向けに解説 →

HBMの定義・3D積層の意味・なぜAI GPUに必須かを構造から解説。本記事の「前提知識編」です。

全体マップ ── HBM製造15ステップを3フェーズで把握する

ここから、HBM製造の全15ステップを順に解説していきます。まず全体マップを示します。このセクションをブックマークしておけば、HBM製造ニュースを読むときの「現在地マップ」として使えます。

🗺️ HBM製造15ステップ全体マップ

📌 フェーズ1：単体DRAMダイ製造（ステップ1〜6）

①シリコンウェーハ → ②前工程（DRAM回路形成） → ③前工程テスト → ④TSV形成 → ⑤マイクロバンプ形成 → ⑥ウェーハ完成

⬇

📌 フェーズ2：積層・統合（ステップ7〜12）★最重要

⑦ウェーハ薄化（〜50μm） → ⑧ダイシング → ⑨KGD（既知良品ダイ）選別 → ⑩ベースダイ準備 → ⑪多層積層（TC-NCF or MR-MUF） → ⑫モールド封止

⬇

📌 フェーズ3：検査・出荷（ステップ13〜15）

⑬最終ファンクションテスト → ⑭バーンインテスト → ⑮出荷（NVIDIA/AMDのCoWoSパッケージへ）

この15ステップを全て通しで歩留まり良くできるのが世界3社のみ。

📌 各フェーズで参加する企業
フェーズ1：ウェーハ（信越化学・SUMCO）→ 装置（ASML・東京エレクトロン・ディスコ）→ DRAM製造（SK Hynix・Samsung・Micron）
フェーズ2：積層装置（ハンミ半導体のTCボンダー）、モールド材（Kyocera・住友ベークライト）
フェーズ3：テスター（アドバンテスト）、プローブカード（日本マイクロニクス）

フェーズ1：単体DRAMダイ製造（ステップ1〜6）

📌 まずは「積層する前のDRAMダイ」を作る

HBMといっても、最初の工程は「普通のDRAMに似た回路を作る」ところから始まります。ただし、後で積層するため、最初からTSV（貫通電極）を埋め込むのが大きな違いです。

STEP 1　シリコンウェーハ準備

直径300mmのシリコンウェーハを準備。これがHBMの「すべての出発点」です。供給するのは日本企業信越化学（4063）とSUMCO（3436）で、世界シェアの約60%超を2社で握っています。

✏️ ポイント　ここで使うウェーハは、低欠陥密度・超平坦の「最高品質グレード」。これがなければHBMは始まりません。

STEP 2　前工程（DRAM回路形成）

ウェーハ上にDRAM回路を形成します。最先端のHBM3Eでは1bnm（1β）プロセス、HBM4では1cnm（1γ）プロセスが使われます。露光装置にはASMLのEUV装置、成膜・エッチングには東京エレクトロン（8035）の装置が使われ、CMP（研磨）にはレゾナック（4004）のスラリーが必須です。

📖 用語メモ：プロセスノード（1bnm、1cnm）

DRAMの世代名称。微細化が進むほど、同じ面積に多くのメモリセルを詰め込める。HBM3Eは1b（10nm台第5世代）、HBM4は1c（同第6世代）プロセスを使う。

STEP 3　前工程テスト（ウェーハテスト）

回路を形成したウェーハに対し、プローブカードを使って電気特性を検査します。ここで不良ダイをマーキングし、後の積層工程に進む良品候補を選別。日本マイクロニクス（6871）のプローブカードがDRAM向けで世界トップシェアを持ちます。

STEP 4　TSV形成 ★HBMの心臓部

HBM製造で最も難易度が高い工程です。シリコンを垂直に貫通する超微細な穴（直径約5μm・深さ約50〜100μm）を、ボッシュプロセスでエッチング。穴の内側を絶縁層でコーティングし、最後に銅メッキで埋め込みます。1チップに数千〜数万本のTSVが形成されます。

⚠️ なぜ難しいか

直径5μm（人間の髪の毛の1/15）の穴を、深さ100μm（穴の20倍）真っ直ぐ垂直に開ける必要があります。少しでも斜めになれば、銅を埋めても電気がきちんと通りません。これを「Via-Middle方式」と呼び、前工程の途中で実施するのが業界標準です。

STEP 5　マイクロバンプ形成

ダイ同士を接続するためのマイクロバンプ（直径約30μm、はんだの突起）を、ウェーハ表面に形成します。1ダイあたり数千個のバンプが配置され、これが上下のダイをつなぐ「接続端子」になります。

📖 用語メモ：マイクロバンプ

「バンプ」はチップ表面の小さな突起電極のこと。サイズが30μm以下のものをマイクロバンプと呼ぶ。HBM4以降では、これを使わず「ハイブリッドボンディング」で直接銅を結合する方式が検討されている。

STEP 6　ウェーハ完成（DRAMダイの完成）

ここまでで「TSV内蔵・マイクロバンプ付きのDRAMダイ」が完成します。1枚の300mmウェーハから、HBM用ダイが数百個切り出せる状態。ただし、まだ「厚さ775μm」と、積層には厚すぎます。次のフェーズ2で薄くしていきます。

✏️ ひとことメモ　フェーズ1だけでも、約500〜600の細かな工程があります。半導体製造は「ウェーハ1枚を完成させるのに数百工程・3ヶ月以上」かかる超精密産業です。

フェーズ2：積層・統合（ステップ7〜12）★HBMの真骨頂

🏗️ 「DRAMダイを縦に積み上げる」最難関フェーズ

ここからが、HBMがHBMたる所以の工程です。歩留まりを決定的に左右するのがこのフェーズ。SK Hynixが圧倒的シェアを持つ理由も、Samsungが追いつけない理由も、ここの工程の習熟度の差にあります。

STEP 7　ウェーハ薄化（バックグラインド）★紙より薄く

通常775μm厚のウェーハを、50μm以下まで研磨します。これはコピー用紙（90μm）より薄いレベル。ディスコ（6146）の研削装置が事実上独占している工程です。

☕ なぜ薄くするのか

12層も積み重ねるため、各ダイが厚いと全体が分厚くなりすぎてGPUの隣に収まりません。さらに、TSVの裏面を露出させるためにも薄化が必要。50μmまで薄くしてもダイを割らないのは、超精密な研削技術の賜物です。

STEP 8　ダイシング（ウェーハ切断）

薄化したウェーハを、個々のDRAMダイに切り分けます。ここでもディスコ（6146）のダイシング装置が世界シェア80%超で独占。薄いダイを割らずに切る技術が求められます。

STEP 9　KGD選別 ★12枚積むには12枚とも良品が必要

切り出した個々のダイを再度テストし、KGD（Known Good Die：既知良品ダイ）のみを選別します。これが超重要──HBM4では16枚積むので、16枚全てが良品である確率が積層成功の前提だからです。

⚠️ なぜ重要か：歩留まりの掛け算

仮に各ダイの良品率が95%でも、12枚積むときは0.95の12乗 = 約54%しか良品にならない計算。だからHBMメーカーは「積層前のKGD選別を超厳密に」やります。

STEP 10　ベースダイ準備

スタックの一番下になる「ロジックダイ（ベースダイ）」を準備します。これはDRAMダイではなく、メモリコントローラ機能を持つロジックチップ。HBM3まではメモリメーカー自身が作っていましたが、HBM4からはベースダイをTSMCの先端プロセスで製造する動きが進んでいます。

STEP 11　多層積層 ★MR-MUF vs TC-NCF

HBM製造の本丸です。ベースダイの上に、KGDダイを1枚ずつ正確に積み重ねていきます。マイクロバンプを位置合わせし、加熱して接合。この工程の方式が、メーカーごとに分かれています。

📊 SK Hynix vs Samsung の決定的な違い

SK Hynix：MR-MUF方式（Mass Reflow + Molded Underfill）── 全ダイを一度にリフロー＋液体モールド充填。熱伝導性が高く、歩留まり80〜90%。
Samsung：TC-NCF方式（Thermo-Compression + Non-Conductive Film）── 各ダイを1枚ずつ熱圧着＋フィルム接着。微細ピッチに有利だが、歩留まり65%程度。

→ この方式の差が、両社のHBM事業の業績差を生んでいます。詳細は 3社比較記事へ。

STEP 12　モールド封止

積層が終わったスタックを樹脂で封止します。これにより物理的・電気的に保護され、HBMが「1つの部品」として完成します。MR-MUF方式はこの工程が積層と一体化しているのが大きな特長です。

📌 なぜSK Hynixが「歩留まり最高」なのか
SK Hynixが独自開発したMR-MUF方式は、12層を一度にリフロー処理できるため、各層を1枚ずつ圧着するTC-NCF方式に比べて熱応力の偏りが少なく、歩留まりが高いのです。Samsungが追従できない技術差として、AI半導体業界で注目されています。

フェーズ3：検査・出荷（ステップ13〜15）

🔍 「1個でも不良ピンが残ると数億円のGPUが壊れる」厳格な品質保証

完成したHBMスタックは、出荷前に厳格な検査を受けます。「1個のHBMが不良だと、NVIDIA H200/B200/GB300の数億円のGPUが組み立て途中で廃棄される」ため、検査の厳格さは半導体業界で最高水準です。

STEP 13　最終ファンクションテスト

完成したHBMスタックをテスターに接続し、全ピン・全メモリセルの動作を検査します。アドバンテスト（6857）のメモリテスターが世界シェア首位。プローブカードも超複雑化しており、ここで日本マイクロニクス（6871）やテラプローブ（6627）などの企業が活躍します。

STEP 14　バーンインテスト

高温・高電圧の過酷条件で長時間稼働させ、初期不良を炙り出します。これにより「出荷後すぐ壊れるHBM」を事前に排除。GPU出荷後の故障リスクを最小化する重要工程です。

📖 用語メモ：バーンイン

高温（125℃前後）で長時間（数時間〜数十時間）稼働させ、潜在的な不良を顕在化させるストレステスト。家電製品の出荷前検査と同じ発想だが、HBMでは桁違いに厳しい条件で実施される。

STEP 15　出荷（CoWoSパッケージ工程へ）

検査をパスしたHBMは、NVIDIAやAMDの最終GPUパッケージに組み込まれるため、TSMCのCoWoS工程へ送られます。ここでGPUダイと一緒にシリコンインターポーザー上に並べられ、最終的に「AI GPU」として完成します。

🗺️ HBM検査・CoWoSの先を知りたい方へ
📖 【完全図解】HBM検査とは？AI半導体に超精密テストが必須な理由 →

📖 【完全図解】CoWoSとは？NVIDIAのGPUを支える先端パッケージ技術 →

深掘り：MR-MUF と TC-NCF ── 積層方式の決定的な違い

🔬 SK HynixとSamsungの「歩留まり差」の正体

ステップ11で触れたMR-MUFとTC-NCFの違いは、HBM産業の勢力図を決めている最大の技術要素です。ここを深掘りすることで、なぜSK Hynixが業界トップなのかが構造的に理解できます。

🌊

MR-MUF方式（SK Hynix）

Mass Reflow + Molded Underfill

全ダイを一度にまとめてリフロー
後から液体モールド剤を流し込み充填
熱伝導性が高い（放熱に有利）
圧力を加えないので多層化に有利
歩留まり 80〜90%

📐

TC-NCF方式（Samsung・Micron）

Thermo-Compression + Non-Conductive Film

各ダイを1枚ずつ熱圧着
事前に絶縁フィルムを貼り付けて積層
微細ピッチ（細かい接続）に有利
圧力をかけるため多層化に不利
歩留まり 60〜65%（HBM4の1c世代で）

☕ たとえるなら…

MR-MUFは「パンケーキを12枚積んで、最後にメープルシロップを一気に染み込ませる」やり方。TC-NCFは「パンケーキを1枚ごとに焼いて、間にバターを挟みながら12枚積む」やり方。前者の方が早く・確実だが、後者は精密な層間制御ができる。だがHBMでは「精密さ」より「歩留まり」が勝者を決めました。

📈 歩留まり差が業績に直結する

80〜90%

SK Hynix HBM3E
歩留まり

~65%

Samsung HBM4
1c初期歩留まり

~50%超

SK Hynix
世界HBM市場シェア

出典：TweakTown（2025年）、Wing VC Memory Triopoly

💡 歩留まりの差＝利益の差
HBMは1スタック単価が高いため、歩留まり差15〜20%はそのまま利益率の差に直結します。SK Hynixが2024〜2025年にDRAM売上でSamsungを抜いたのは、HBM歩留まりの優位性が大きな要因です。MR-MUFは、半導体産業の勢力図を変えた「製造プロセスのイノベーション」と言えます。

HBM4以降の進化 ── ハイブリッドボンディングへの移行

🔮 「マイクロバンプが消える」次世代の積層技術

HBM4（2026年〜）までは、現行のマイクロバンプ方式（MR-MUF/TC-NCF）が引き続き使われる見込みです。しかし、HBM4E・HBM5世代では、ハイブリッドボンディングという新方式への移行が予測されています。

📖 用語メモ：ハイブリッドボンディング

マイクロバンプを使わず、ダイの表面を超精密に研磨し、銅電極同士を直接接合する方式。バンプより接続密度が桁違いに高く、消費電力も低い。装置はオランダのBesi（BESI.AS）が世界首位、Applied Materials（AMAT）も参入中。

項目	マイクロバンプ（現行）	ハイブリッドボンディング（次世代）
接続方法	はんだバンプ経由	銅電極を直接接合
接続ピッチ	~30μm	1μm以下
層間厚さ	数十μm	ほぼゼロ
適用世代	HBM3E、HBM4	HBM4E、HBM5以降
装置メーカー	ハンミ半導体（韓国）	Besi（オランダ）、AMAT

⚠️ HBM4はまだマイクロバンプ
2026年量産のHBM4は、JEDEC標準・装置コスト・歩留まり考慮からマイクロバンプ方式を継続します。ハイブリッドボンディングはHBM4E（HBM4の改良版）以降で本格採用される見通しです（出典：Semiconductor Engineering）。

HBM製造を支える企業群 ── 工程ごとの主役プレイヤー

🏭 「HBMを作る3社」だけではない、隠れた急所企業

HBMの製造は、SK Hynix・Samsung・Micronの3社が「組み立てる」イメージが強いですが、実際には各工程に専門メーカーが関与しています。日本企業も多数。

🧪

上流：素材・装置

信越化学（4063）：シリコンウェーハ
SUMCO（3436）：シリコンウェーハ
ASML（ASML）：EUV露光装置
東京エレクトロン（8035）：成膜・エッチング
レゾナック（4004）：CMPスラリー
ディスコ（6146）：薄化・ダイシング独占

🏭

中流：HBM製造・積層装置

SK Hynix（000660.KS）：HBM3Eトップ・MR-MUF独自開発
Samsung（005930.KS）：HBM4で巻き返し
Micron（MU）：唯一の米国HBM
ハンミ半導体（042700.KQ）：TCボンダー世界首位
Besi（BESI.AS）：ハイブリッドボンディング装置

🔍

下流：検査・出荷

アドバンテスト（6857）：メモリテスター世界首位
日本マイクロニクス（6871）：プローブカード
テラプローブ（6627）：後工程テスト受託
TSMC（2330.TW）：CoWoSパッケージ統合

📌 投資家視点：HBM製造工程の「隠れた急所」
HBM需要が伸びると、SK Hynix・Samsungだけでなく装置メーカーに構造的な需要が来ます。特にウェーハ薄化・ダイシングを独占するディスコ（6146）、メモリテスターのアドバンテスト（6857）、プローブカードの日本マイクロニクス（6871）、TCボンダーのハンミ半導体──これらは「ピックアンドショベル」として注目されます。なお、特定銘柄の推奨ではありません。

あなたにとっての意味──投資家・学生・技術者の視点

📈 投資家の方へ

HBM製造工程を理解すると、「なぜ歩留まり差が業績差を生むのか」が見えてきます。SK Hynix（000660.KS）がHBM事業でリードしているのは、MR-MUFという独自工程のおかげ。Samsung（005930.KS）がHBM4で巻き返しを狙うのも、TC-NCFや1cプロセスの歩留まり改善が前提です。決算発表で「歩留まり改善」「次世代積層方式の量産化」というキーワードが出たら、要注目。また、装置メーカー（ディスコ・アドバンテスト・ハンミ半導体・Besi）は「HBMが作られる限り需要が来る」ピックアンドショベル構造です。

🎓 学生の方へ

HBM製造工程は、半導体エンジニア就活の「面接で必ず聞かれる」テーマです。TSV・薄化・積層・モールド封止・検査──各工程がどの専門分野に対応するか整理してください。材料工学（バンプ・モールド剤）、機械工学（ダイシング・研磨）、電気工学（テスト・回路）、化学（CMP・エッチング）すべてに活躍の場があります。SK Hynix・Samsung・Micronだけでなく、装置メーカーやテストメーカーも視野に入れると、就職先が一気に広がります。

🔧 技術者の方へ

自社が担当する工程の「上流・下流」を、HBM製造15ステップマップ上で位置づけてください。たとえばダイシング装置を扱うなら、その上流は「ウェーハ薄化（同じディスコ）」、下流は「KGD選別→積層」と続きます。「自分の仕事が、最終的なHBM・NVIDIA GPUのどこに効くか」を構造で説明できると、社内・顧客との会話の質が変わります。HBM4・HBM5の技術トレンドを先取りすれば、業界で頼られる存在になれます。

よくある誤解を整理する

❌ よくある誤解	✅ 実際はこう
「HBMは普通のDRAMを縦に積み上げただけ」	DRAMダイ自体にもTSV・マイクロバンプを最初から内蔵。普通のDRAM製造と全く別工程。15ステップを通しでこなせる企業が世界3社しかない。
「SK HynixとSamsungで作っているHBMは同じもの」	積層方式がMR-MUF（SK Hynix）とTC-NCF（Samsung）で異なる。歩留まり・熱伝導・コストが大きく違い、これが両社の業績差の本質。
「TSVは穴を開けるだけだから簡単」	直径5μmの穴を深さ100μm垂直に開け、絶縁し、銅を完璧に充填する超精密工程。1チップに数千〜数万本必要で、1本でも欠陥があれば不良品。
「HBM4でハイブリッドボンディングが採用される」	HBM4はまだマイクロバンプを継続。ハイブリッドボンディングはHBM4E・HBM5以降での本格採用が見込まれる。
「HBM製造はSK Hynixだけ覚えればいい」	装置（ディスコ・ハンミ半導体）、検査（アドバンテスト・日本マイクロニクス）、素材（信越化学）など、15ステップ全てに専門メーカーが関与。

まとめ：HBM製造15ステップの全体像

📋 この記事のまとめ

① HBM製造は3フェーズ × 15ステップ：フェーズ1（単体DRAM＋TSV製造）→フェーズ2（薄化・積層・モールド）→フェーズ3（検査・出荷）。

② 最難関3工程：TSV形成（ステップ4）、ウェーハ薄化（ステップ7）、多層積層（ステップ11）。ここを習得した企業だけがHBMを量産できる。

③ TSV：直径5μmの穴を100μm深く垂直に開け、銅で埋める精密工程。Via-Middle方式が業界標準。

④ ウェーハ薄化：775μm→50μm以下（紙より薄く）まで研磨。ディスコ（6146）が装置を独占供給。

⑤ 積層方式の決定的な違い：SK HynixのMR-MUF（歩留まり80〜90%）と、Samsung/MicronのTC-NCF（同65%程度）。これが業界の勢力図を決めている。

⑥ KGD選別が重要：12層積むなら12枚全てが良品である必要。良品率95%でも12枚積めば歩留まり54%という掛け算リスクがある。

⑦ 検査が異常に厳格：1個のHBM不良がGPU全体を廃棄に追い込むため。アドバンテスト・日本マイクロニクスの活躍領域。

⑧ HBM4以降の進化：マイクロバンプ→ハイブリッドボンディングへの移行が始まる。装置・素材メーカーの再編成が続く。

結局こういうことです。HBMが「世界3社しか作れない」と言われる本当の理由は、技術の難しさだけではありません。15ステップ全てを「歩留まり良く」「商業ベースで」「最新世代に追従して」量産する経験値──これを習得した企業がそれだけしか存在しないからです。そしてその習熟度の差が、SK Hynixの圧倒的シェア、SamsungとMicronの追従、3社以外の参入不可能性を生んでいます。HBM製造プロセスを知ることは、AI半導体産業の力学そのものを理解することなのです。

❓ よくある質問（FAQ）

Q. HBM 1個を製造するのにどれくらいの時間がかかりますか？

A. 一般的に、シリコンウェーハの投入から完成HBMが出荷されるまで3〜4ヶ月かかります。フェーズ1（DRAMダイ製造）だけで3ヶ月、フェーズ2の積層に数日、フェーズ3の検査・バーンインに数日〜数週間という構成です。HBM需要が急増しても「すぐ増産」できない理由は、この製造リードタイムの長さにあります。

Q. HBM 1スタックの価格はどれくらいですか？

A. 業界推定で、HBM3E 12層スタック（24〜36GB）は1個あたり数百ドル〜数千ドルと言われています。NVIDIA GB300には8スタックのHBM3Eが搭載されるため、HBMコストだけで1GPUあたり数千〜1万ドル超に達する可能性があります。歩留まりが上がれば価格は下がりますが、需要過多のため2024〜2025年は高止まりが続いています。

Q. 日本企業でHBM製造に参入する可能性はありますか？

A. 「日本企業がHBMを作る」という意味では、現時点で量産参入の見通しは薄いです。キオクシア（285A）はNAND専業ですし、エルピーダ（旧）も10年以上前にMicronに吸収されました。ただし、HBM製造を支える素材・装置・検査の領域では日本企業が世界の急所を握っています。「日本のHBM強さ」はDRAM製造ではなく、その周辺技術にあります。

Q. 中国はHBMを作れるようになりますか？

A. 中国のCXMTがHBM国産化を急いでいますが、TSV・薄化・積層技術の習得、そしてASML/ディスコなど装置の輸入規制が壁となり、商業ベースの量産には数年以上かかると見られています。米中対立の中で、中国の「独自HBMサプライチェーン構築」は地政学的にも重要なテーマです。