【完全図解】BSPDN(裏面電源供給)とは?チップの”配電網”を裏側に移す発想を1枚で理解

前工程

「BSPDNって最近よく聞くけど、結局なにがすごいの?」
裏面電源供給?チップの裏側に電気を回すってどういうこと?」
そんなふうに、言葉は目にするのにイメージが湧かなくて困っていませんか?

🚪 こんな悩みを解決します
  • BSPDN(裏面電源供給)が「結局なにをする技術なのか」を一言で知りたい
  • 「表面に混在」→「電源だけ裏面へ」の仕組みを1枚の断面図で理解したい
  • Super Power Rail・PowerViaって何が違うの?をスッキリ整理したい
  • この技術で誰が儲かるのか(関連企業)を構造で押さえたい

大丈夫です。この記事を読み終えるころには、BSPDNを「チップの配電網を、混雑した表通りから、ガラガラの裏道へ引っ越しさせる技術」として、家族に説明できるくらい理解できるようになります。図解中心で、専門用語もそのつど噛み砕きますので、安心して読み進めてくださいね。

🗺️ あなたが今いる場所:前工程 > 配線(BEOL)/トランジスタ構造 > BSPDN(裏面電源供給)
▼ 前工程(Wafer Fabrication)
基板
成膜
露光
エッチング
CMP
配線 ←ココ
トランジスタ構造 ←関連
計測
▼ 後工程(Assembly & Test)
ウェハテスト
バックグラインド ←関連
ダイシング
ボンディング
TSV ←関連
先端パッケージ

まず結論:BSPDNとは「電源を裏側に引っ越しさせる技術」

🎯 この記事の結論

BSPDN(Back Side Power Delivery Network=裏面電源供給ネットワーク)とは、これまでチップの表面に「信号線」と「電源線」がゴチャゴチャに混在していたのを、電源線だけをチップの裏面へ移す技術です。

これにより、表面は信号線だけでスッキリ、電源も太い配線で効率よく届くようになり、「速くなる・省エネになる・小さくなる」という一石三鳥が実現します。TSMCのA16世代では、前世代(N2P)比で同一電圧で最大10%高速化/同一性能で15〜20%省電力/トランジスタ密度7〜10%向上が見込まれています。

ここから先は、この「引っ越し」がなぜそんなにスゴいのかを、断面図でじっくり見ていきましょう。まずは、なぜ引っ越しが必要になったのか——チップの「渋滞問題」から始めます。

【核心図解】「表面に混在」→「電源だけ裏面へ」を1枚で理解

この記事でいちばん大事な図です。左が従来(Before)、右がBSPDN(After)。この2枚の断面図の違いさえ掴めれば、BSPDNの8割は理解したも同然です。

😰 従来(Before)
⚡🔌⚡🔌 表面:電源+信号が混在
(渋滞・干渉・場所の奪い合い)
🔲 トランジスタ層
シリコン基板(裏面は”何もなし”)
➡️
😊 BSPDN(After)
🔌🔌🔌 表面:信号線だけ
(スッキリ・干渉なし)
🔲 トランジスタ層
⚡⚡⚡ 裏面:電源線だけ(太くて低抵抗)

💡 ポイント:従来はトランジスタを挟んで「上」に電源も信号も全部載っていました。BSPDNは電源だけをトランジスタの「下(裏面)」に移動させます。トランジスタは真ん中にあるので、電源は上から回り込まず、すぐ下から直接届くようになるのです。

たとえ話:それは「電気とネット回線の引っ越し」

☕ 身近なたとえで理解する

あなたの部屋の壁を想像してください。電源ケーブル(電気)LANケーブル(信号)が同じ壁にゴチャゴチャに這わせてあると、見た目も悪いし、お互い邪魔だし、電気ノイズがネットに乗ることもありますよね。

そこで「電源ケーブルは全部、壁の裏(隣の部屋側)に回そう」と決めたとします。すると表の壁はLANケーブルだけでスッキリ。しかも壁裏なら太くて丈夫なケーブルも自由に這わせられる——これがBSPDNの発想です。

チップの世界では、この「壁の表」がチップ表面、「壁の裏」がチップ裏面、「太いケーブル」が低抵抗の電源配線にあたります。

📘 用語ミニ解説:IRドロップ

電気が細く長い配線を通るとき、抵抗のせいで電圧がジワジワ下がってしまう現象を「IRドロップ」と呼びます。蛇口から遠い部屋ほど水の勢いが弱くなるのと同じイメージ。BSPDNは電源を太く短くできるので、このIRドロップを大きく減らせます(業界では20〜30%削減とも)。

どうやって作る?BSPDNの製造3ステップ

発想はシンプルですが、作るのは至難の業です。ざっくり3ステップで見てみましょう。

📦 BSPDNができるまで
STEP 1
🛤️
電源レールを埋め込む
トランジスタを作る前に、電源用の配線(BPR)をウェーハに先に埋め込んでおく
STEP 2
🔃
裏返して削って薄くする
支持ウェーハを貼り合わせてから、裏面を極限まで薄く研磨する
STEP 3
🕳️
穴を空けて裏面配線
ナノTSVで表裏をつなぎ、裏面に電源ネットワークを形成する
📘 用語ミニ解説:BPR / ナノTSV

BPR(Buried Power Rail=埋め込み電源レール):トランジスタの真下に埋め込む電源用のレール。裏面から届いた電気をトランジスタへ渡す「最後の一区間」です。

ナノTSV(Through Silicon Via=シリコン貫通電極):薄くしたシリコンを縦に貫通させる極小の電気の通り道。裏面の電源と表面側をつなぐ”エレベーター”の役割です。

⚠️ ここが難しい:STEP2の「ウェーハを薄くして貼り合わせる」工程は、これまでロジックチップにはなかった新工程。少しでも歪んだり位置がズレたりすると不良になるため、ウェーハ貼り合わせ・薄化・研磨の精度がBSPDN量産のカギを握ります。

【ここが差がつく】電源のつなぎ方は”3方式”ある

多くの解説記事は「電源を裏に移す」で終わりますが、実は「裏面の電源をトランジスタにどうつなぐか」で3つの方式に分かれます。ここを押さえると、各社の技術名(PowerViaなど)の違いがスッと理解できます。研究機関imecの整理に基づいて図解します。

① BPR経由型(埋め込みレール経由)

裏面の電源 → ナノTSV → 埋め込みレール(BPR) → トランジスタ、と段階的につなぐ方式。最もオーソドックスなアプローチです。

② 直接裏面コンタクト型

レールを介さず、裏面から直接トランジスタのソース/ドレインへ電源をつなぐ方式。最も効率的とされ、TSMCの「Super Power Rail」はこのタイプに近いと言われます。

③ ナノTSV型(PowerVia系)

トランジスタの近くまでナノTSVを貫通させてつなぐ方式。Intelの「PowerVia」がこの考え方をベースにしています。

🌱 ひとことメモ:ざっくり言うと、②の「直接つなぐ」ほど効率は高いけれど製造難易度も上がります。各社が違う名前・違う方式を採るのは、「効率」と「作りやすさ」のどこでバランスを取るかという戦略の違いなのです。

3社の呼び名と導入時期を比較

BSPDNは各社が独自の名前をつけています。「同じ技術なのに名前が違うだけ」と思ってOKですが、導入時期と世代には各社の戦略が表れています。まずは早い順に並べて見てみましょう。

📅 量産導入はこの順番でやってくる
Intel
2025年〜
TSMC
2026年後半
Samsung
2027年
Intel(INTC)
🏁 最速で量産
呼び名
PowerVia
導入世代
Intel 18A(1.8nm級)
量産時期(予定)
2025年〜
TSMC(2330.TW)
📈 性能改善が明確
呼び名
Super Power Rail
導入世代
A16(1.6nm級)
量産時期(予定)
2026年後半
Samsung
🔜 2nm級で導入
呼び名
BSPDN
導入世代
SF2Z(2nm級)
量産時期(予定)
2027年

※導入時期・世代は各社発表時点の計画であり、変更の可能性があります(出典:各社公式・imec資料/要最新確認)。日本のラピダスは2nm世代でBSPDN導入を明言していませんが、協力先imecの支援もあり導入の可能性が高いと見られています。

💡 ここが投資家の注目ポイント

実はIntelが3社の中で最も早く量産導入する見込みです。テストチップでは動作周波数が約6%向上したと報告されており、「製造では苦戦」と言われがちなIntelが、BSPDNでは一歩リードしている——という構造は、押さえておきたいポイントです。

効果を数字で実感:A16は何がどれだけ良くなる?

TSMCのA16(Super Power Rail採用)は、前世代N2Pと比べて次のように改善するとされています。数字だけだとピンとこないので、身近なスケールに翻訳してみましょう。

最大10%
速度向上(同一電圧)
同じ電気の量で、より速く動く
15〜20%
消費電力の削減(同一性能)
同じ速さなら、電気を大幅に節約
7〜10%
トランジスタ密度の向上
同じ面積に、より多く詰め込める

🔎 人間スケールに翻訳すると:

「消費電力15〜20%削減」は、たとえば毎月1万円の電気代が8,000〜8,500円になるようなイメージ。1棟のAIデータセンターが年間数十億円の電気代を払う時代に、この差は途方もない金額になります。

「速度10%向上」は、時速100kmの車が110kmになるようなもの。たった1世代の技術で、しかも消費電力を減らしながらこれを達成する——それがBSPDNのインパクトです。

※数値はTSMC発表のN2P比較値(同一電圧での速度、同一速度での電力)。世代・条件により異なります。

いいことづくめ?メリットと”影”の部分

👍 メリット
  • IRドロップを抑え、電力効率が向上
  • 電源と信号の干渉が減り、信号品質UP
  • 表面が空くので配線設計の自由度UP(従来は電源が表面の約20%を占有)
  • トランジスタをより高密度に詰められる
👎 デメリット・課題
  • 製造工程が増え、コスト増・歩留まり低下のリスク
  • ウェーハの薄化・貼り合わせという新工程が必要
  • 表裏を意識した3D設計&新しいEDAツールが必要
  • 放熱問題:密度が上がると発熱も集中しやすい

⚠️ 意外な盲点=放熱:従来チップは、熱くなるトランジスタの「すぐ裏」がシリコン基板で、そこから熱を逃がせました。BSPDNではその裏に電源配線が来るため、熱の逃げ道が変わるのです。AIチップは超高発熱なので、BSPDN時代は冷却技術の重要性がさらに増す——ここは冷却カテゴリの記事とも深くつながります。

誰が儲かる?BSPDN関連企業マップ

BSPDNの肝は「ウェーハを薄く削る」「貼り合わせる」「穴を空ける」という工程。ここで実力を発揮するのは、日本が強い分野でもあります。

🏭

装置メーカー

  • 東京エレクトロン(8035)/成膜・エッチング
  • DISCO(6146)/裏面研削・薄化
  • Applied Materials(AMAT)
  • Lam Research(LRCX)
🧪

材料・貼り合わせ

  • 信越化学(4063)/ウェーハ
  • SUMCO(3436)/ウェーハ
  • 貼り合わせ・接合材料 各社
🎯

使う側(ユーザー)

  • TSMC(2330.TW)
  • Intel(INTC)
  • Samsung
  • ラピダス(非上場)

※企業名は関連する事業領域を示すものであり、特定銘柄の推奨ではありません。各社のBSPDN関連売上比率は開示状況により異なります。

立場別・BSPDNの”意味”

💼 投資家のあなたへ

BSPDNは「削る・貼る・穴を空ける」工程を増やします。つまり裏面研削のDISCO、成膜・エッチングの東京エレクトロンなど、既存の強い日本装置メーカーに新たな需要が上乗せされる構造。「微細化が難しくなった=装置メーカーの出番が増える」という関係を押さえておきましょう。

🎓 就活・学生のあなたへ

BSPDNは電気・機械・材料・熱設計が全部絡む総合格闘技。特に「ウェーハ貼り合わせ」「薄化」「放熱設計」は今後人材需要が伸びる領域です。自分の専攻がどこで活きるか、逆算して企業を見ると面白いですよ。

🔧 技術者のあなたへ

BSPDNは前工程(配線)とパッケージ(TSV・薄化)の境界が溶ける技術です。担当外だと思っていた工程が、実はあなたの工程に直結してきます。全体像を持っておくと、自分の仕事の位置づけが見えやすくなります。

よくある誤解を整理

❌ 誤解1:「BSPDN=チップを2枚重ねる3D積層のこと」

✅ 違います。1枚のチップの「裏面を使う」技術で、複数チップを積むHBMやチップレットとは別物です。ただし薄化・TSVという要素技術は共通しています。

❌ 誤解2:「BSPDNがあれば微細化はもう不要」

✅ 違います。BSPDNはGAAなど微細化技術と”セット”で効く補完技術です。A16の性能向上も、GAAとBSPDNの両輪で実現されています。

❌ 誤解3:「Super Power RailとPowerViaは全然違う技術」

✅ 大枠は同じBSPDNで、各社の商標名です。違うのは「電源のつなぎ方」の方式の細部だけ、と捉えればOKです。

まとめ

  • BSPDN=電源線だけをチップの裏面へ引っ越しさせる技術
  • 表面はスッキリ、電源は太く短く→速い・省エネ・高密度を同時実現
  • 作り方は①レール埋込→②裏面薄化→③ナノTSVで配線の3ステップ
  • Intelが先行、TSMC・Samsungが追う。日本の装置・材料メーカーに追い風
  • 課題はコスト・歩留まり・放熱。冷却技術の重要性がさらに増す

❓ よくある質問(FAQ)

Q. BSPDNはいつから使われるの?

A. Intelが2025年〜(Intel 18A)で先行、TSMCが2026年後半(A16)、Samsungが2027年(SF2Z)に量産導入の計画です。※各社発表時点の予定。

Q. Super Power RailとPowerViaの違いは?

A. どちらもBSPDNの一種で、Super Power RailはTSMC、PowerViaはIntelの呼び名です。電源のつなぎ方(直接コンタクト型/ナノTSV型)に方式の違いがあります。

Q. BSPDNの一番の難しさは?

A. ウェーハを薄く削って貼り合わせる新工程と、増えた工程による歩留まり・コスト、そして放熱設計です。ここを高精度でこなせるかが各社の勝負どころです。

Q. 日本企業に関係あるの?

A. 大いにあります。裏面研削のDISCO、成膜・エッチングの東京エレクトロン、ウェーハの信越化学・SUMCOなど、BSPDNが増やす工程は日本が得意な領域が多く含まれます。

📚 次に読むべき記事

BSPDNをより深く理解するために、製造工程の前後や関連技術もあわせてどうぞ。

🗺️ まず全体像から
半導体製造プロセスとは?前工程・後工程を1枚の地図で理解する
BSPDNが製造フローのどこに位置するかが分かります →
🔬 微細化の相棒
EUVとは?13.5nmの極端紫外線リソグラフィを完全図解
BSPDNとセットで効く、微細化のもう一つの主役 →
🚀 2nm世代の主役
High-NA EUVとは?2nm世代を支える「次世代の主役」を徹底解説
BSPDNが本格化する2nm時代の露光技術 →
🏭 裏面研削の主役
ディスコの研磨・切断技術がHBM・CoWoSの歩留まりを決める理由
BSPDNの「ウェーハ薄化」を支える企業を深掘り →
💹 装置メーカーの本命
東京エレクトロン株なぜ51,590円?AI半導体特需を構造で完全解説
BSPDN工程増で追い風を受ける装置大手 →
🌡️ 放熱の話につながる
【完全図解】液冷と空冷の違い|AIデータセンター冷却の仕組みと構造
BSPDN時代に重要性が増す冷却技術を理解する →

コメント

タイトルとURLをコピーしました