【完全図解】ウェハーテストとは？切る前に”動くか”を確かめる工程

1. ウェハーテストとは、ウェハーを切る前に、1個1個のチップへ電気を流して「動くかどうか」を確かめる工程です。
2. 使う道具は3つ。プローバ（位置を合わせる）・プローブカード（つなぐ）・テスタ（調べる）。この3役の分業がすべての土台です。
3. 切る前にやる理由は「不良品に、これ以上お金をかけないため」。この一点に尽きます。

前工程の検査は、新築の家を外から眺めて「図面どおりに建ったか」を確認する作業。
ウェハーテストは、家に入って実際にスイッチを押し、電気がつくかを確かめる作業です。
見た目が完璧でも、スイッチが効かない家は売れませんよね。

※ この工程でモノの形は変わりません。増えるのは「情報」だけです。ここがウェハーテストの独特なところです。

半導体では「ダメなものは、できるだけ早く落とす」が鉄則です。
工程が進むほど1個あたりの投資額は増えるので、後で落とすほど損失が大きくなる。この考え方が、次回テーマのKGDへまっすぐつながっていきます。

ATE（Automated Test Equipment／自動試験装置）＝テスタの正式名称。半導体に決められたパターンの電気信号を自動で送り、応答を測定して良否を判定する装置の総称です。ニュースでは「テスタ」「テスター」「ATE」がほぼ同義で使われます。

プローバ＝受診者を検査室の正しい位置に案内する係
プローブカード＝体に貼りつける心電図の電極パッド
テスタ＝波形を読んで「異常なし／要精密検査」を判定する医師

どれか1つでも欠けたら診断できません。3つで1セットです。

出典：テラプローブ「ウエハテストは何をしているの？」（同社IRサイト）

DRAMなどのメモリにあらかじめ仕込んである予備の行・列のこと。テストで見つかった不良部分を予備側に切り替えることで、不良チップを「良品として救済」できます。半導体の歩留まりが想像より高い理由の一つがこれです。

実際の量産では1個ずつではなく、多数のチップを同時に測る「多数個同時測定」が基本です。DRAMのウェハテストでは64〜128個並列が一般的とされます（Semiconductor Engineering, 2026）。並列数を増やせるかどうかが、そのままテストコストに直結します。

ウェハーマップは、要するに「不良の層別データ」です。
歩留まりが 90% → 70% に落ちたとき、数字だけを見ても原因は分かりません。しかし不良の位置に偏りがあるか（＝ランダムか、系統的か）を見れば、原因を工程まで絞り込めます。
偶然のばらつきか、意味のある偏りか。ウェハーテストは、その判断のためのデータを毎日大量に生み出している工程なのです。

ウェハーマップは企業の最重要機密です。歩留まりの実数値が外部に公表されることはほとんどなく、報道で見かける「歩留まり◯%」の多くは業界推定値です。数字を見るときは、公式発表か推測値かを必ず確認する習慣をおすすめします。

ウェハー状態での電気検査は、会社によって Wafer Test / Wafer Sort / Wafer Probe / Probe Test / プロービングなど呼び方がバラバラです。指しているものはほぼ同じなので、記事や決算資料で表記が違っても慌てなくて大丈夫です。

2025年12月16日、アドバンテストと東京精密が「ダイ・レベル・プローバ」の共同開発を発表しました。
両社リリースによれば、狙いは2.5D／3D先端パッケージのテスト。AI/HPC向けデバイスは発熱が大きく、テスト中の温度コントロールが極めて難しいことが背景にあります。
テスタ最大手とプローバ大手が組むという事実そのものが、「テスト工程がAI半導体のボトルネックになりつつある」ことの何よりの証拠です。

出典：東京精密／アドバンテスト 共同プレスリリース（2025年12月16日）

ウェハーテスト関連の投資判断で見るべきは、「チップの数」ではなく「テスト時間 × 並列数 × 装置稼働率」です。
テラプローブがIRで明言しているとおり、テスト受託の収益はDRAM市況そのものではなくウェハー支給枚数とテスト時間の増加で決まります。同じ論理は装置メーカーにも効きます。AI半導体はチップ1個あたりのテスト項目が増え続けているため、出荷個数が横ばいでもテスト需要は伸びうるという構造にあります。
逆にリスクは、テストが「コストセンター」と見なされ、顧客が並列数向上やDFTでテスト時間そのものを削りにくる圧力です。

テスト工程は、複数の専攻がそのまま活きる珍しい領域です。
プローバの位置決めは機械・制御、針の材料と摩耗は材料・金属、高速信号の伝送は電気・電子、テストプログラムとデータ解析は情報・統計。
特に、大量のウェハーマップから不良の傾向を抽出する仕事は、統計やデータ解析を学んだ人が最も貢献しやすいポジションです。「半導体＝物理と化学」というイメージだけで進路を狭めないでください。

半導体以外の製造業の方にも、この工程の考え方はそのまま応用できます。
「価値が積み上がる前に不良を落とす」「検査結果を選別だけでなく工程改善にフィードバックする」。この2つは、業界を問わず品質管理の王道です。
ウェハーテストは、それを1枚のウェハーに数百〜数千個という規模でやりきっている、いわばQCの極北のような工程だと言えます。

• ウェハーテストは、切る前に「動くか」を電気で確かめる工程
• 主役は3つ。プローバ＝位置合わせ／プローブカード＝つなぐ／テスタ＝調べる
• 切る前にやるのは、不良品に後工程のコストを払わないため
• 成果物はウェハーマップという地図で、歩留まり改善の一次データになる
• 関連企業はアドバンテスト（6857）・東京精密（7729）・日本マイクロニクス（6871）など日本勢が中核

【出典・参考】
・テラプローブ「ウエハテストは何をしているの？」（同社IRサイト）
・東京精密／アドバンテスト 共同プレスリリース「ダイ・レベル・プローバを共同開発」（2025年12月16日）
・株式会社アドバンテスト 2025年度 決算短信〔IFRS〕
・株式会社東京精密 2026年度 第1四半期 決算説明会資料（2026年8月4日）
・Shared Research「Micronics Japan Co., Ltd. Overview」（同社推計に基づく2024年シェア）
・ACCRETECH「チラー ARTS-HS-Ⅲ」製品情報
・Semiconductor Engineering「HBM Shifts Testing Left To Preserve AI Chip Yield」（2026年）

※本記事は半導体プロセスの技術解説を目的としたものであり、特定銘柄の売買を推奨するものではありません。投資判断はご自身の責任でお願いいたします。市場シェア等の数値は出典発表時点のものです。